طراحی و شبیه سازی یک شبکه روی تراشه ی ترکیبی با زبان توصیف سخت افزار vhdl

thesis
abstract

: نیاز روز افزون به تراشه هایی با کارایی بیشتر، افزایش پیچیدگی در طراحی مدارهای مجتمع را به دنبال داشته است. بخشی از مشکلات با کوچکتر شدن تکنولوژی ساخت ترانزیستور برطرف شد ولی کوچک تر شدن تکنولوژی ساخت خود باعث برهم خوردن توازن بین تأخیر سیم وتأخیر گیت می شد. همچنین با افزایش فرکانس کار تراشه توان مصرفی نیز افزایش می یافت. برای غلبه بر این چالش ها طراحان مدار های مجتمع تمرکز بر افزایش کارایی را جایگزین تمرکز بر افزایش سرعت نمودند و این تغییر نگرش باعث شد که دو پردازنده مجزا را در یک تراشه قرار دهند و با یک باس ارتباط بین آن ها را برقرار کنند. نتیجه کار بسیار رضایت بخش بود و بگونه ای که در مدت کوتاهی سیستم های تشکیل شده از چندین بخش مختلف که بر روی یک برد اجرا می شدند نیز به درون یک تراشه انتقال یافتند. این معماری ساخت پردازنده ها به سیستم روی تراشه یا soc معروف شد. اما این پایان کار نبود، سیستم روی تراشه نیز دارای مشکلاتی بود که با گذشت زمان مشخص شد. با افزایش تعداد بخش های مجزا که به واحدهای ip معروف شدند سیستم روی تراشه دیگر پاسخگو نبود. مشکلاتی از قبیل عدم مقیاس پذیری و مصرف توان قابل توجه در باس بار دیگر تلاش جدیدی را در طراحی مدارهای مجتمع برانگیخت، این بار نظرها به سمت معماری شبکه روی تراشه معطوف شد. در معماری شبکه روی تراشه که با ایده گرفتن از شبکه های کامپیوتری مقیاس بزرگ مطرح شده بود لایه هایی را بر اساس استاندارد osi پیشنهاد می شود. این معماری بسیار کارآمد بود و به سرعت جایگزین دیگر معماری ها شد و شبکه های مختلفی با ویژگی ها و توانایی های گوناگون موضوع بسیاری از تحقیقات شد. در این پایان نامه تلاش شده است یکی از شبکه های معرفی شده با معماری شبکه روی تراشه به نام شبکه hermes شبیه سازی شود و برخی از ویژگی های آن ارتقاء یابد. یکی از معایب شبکه hermes این است که با افزایش تعداد ipها در آن کارایی آن کاهش می یابد. از طرف دیگر ممکن است چند ip با یکدیگر تبادل داده و همکاری زیادی داشته باشند اگر آن ها با یکدیگر یک شبکه محلی تشکیل دهند راحت تر و سریع تر می توانند با یکدیگر ارتباط داشته باشند. بنابراین در شبکه طراحی شده به جای یک ip تنها شبکه ای از چهار ip که با یکدیگر تبادل اطلاعات زیادی دارند به کار رفته است که ارتباط بین آن ها با یک باس برقرار شده است. این طراحی باعث شده است ترکیبی از soc و noc داشته باشیم. عبارت " ترکیبی " در عنوان پایان نامه نیز به همین واقعیت اشاره دارد. همچنین بسته ها با فرکانس کار شبکه ارسال می شوند و زمان مسیریابی کاهش یافته است در نتیجه سرعت انتقال بسته ها نیز در مقایسه با کارهای مشابه انجام شده بیشتر شده است. دیگر ویژگی کار انجام شده این است که با طراحی سخت افزار مناسب اثر طول بسته بر میزان تأخیر شبکه از بین رفته است یعنی با افزایش طول بسته میزان تأخیر برای انتقال یک بسته بین دو سوئیچ مشخص ثابت می ماند.

similar resources

طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان شبیه ساز VHDL

در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL ای...

full text

طراحی سخت افزار سیستم رمزگذاری و رمزگشائی des با استفاده از زبان شبیه ساز vhdl

در این مقاله سخت افزار سیستم رمزنگار des طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20mhz کار می کند ، قادر است که داده های ورودی را با نرخی برابر mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد vhdl انجام شده است. مزیت استفاده از vhdl این...

full text

طراحی، شبیه‏سازی و پیاده‏سازی سخت‏افزاری دیکدر viterbi کم مصرف با زبان توصیف سخت افزار vhdl روی تراشه fpga

در سیستم‏های ارتباطی اطمینان از تبادل صحیح اطلاعات از اهمیت بالایی برخوردار است. مخابرات دیجیتال به دلیل مزایایی که دارد، در بسیاری از ارتباطات جایگزین مخابرات آنالوگ شده است. به واسطه‏ی استفاده از روش‏های مدولاسیون دیجیتال و فراهم آوردن امکاناتی برای به کارگیری کدینگ کانال، سیستم‏های مخابرات دیجیتال توانایی بالایی در حذف نویز دارند. کدینگ کانولوشنی از قوی‏ترین و پرکاربردترین کدها در مخابرات بی...

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

      چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را ب...

full text

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را بررسی و...

full text

مدل سازی رفتاری، توصیف سخت افزاری و پیاده سازی شبکه عصبی هاپفیلد با زبان vhdl برای حل مسئله مسیریابی

شبکه عصبی پیشنهادی پروفسور هاپفیلد (hnn) در کاربردهای عملی بسیاری از جمله حافظه‎های به‎هم پیوسته آدرس‎پذیر، تشخیص الگو و چهره و حل مسائل بهینه‎سازی با درجه سختی np مانند مسئله فروشنده دوره‎گرد به کار گرفته شده است. به‎علاوه hnn ابزار بهینه‎ساز مناسبی برای مدل‎سازی و حل مسائل مسیریابی در شبکه‎های ارتباطی نوری و بی‎سیم به شمار می‏رود. شبکه عصبی هاپفیلد از تعدادی واحد پردازش‎گر به نام نرون که همه ...

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی شاهرود - دانشکده برق و الکترونیک

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023